TEST DEVICE AND TEST METHOD
A test device for testing a device to be tested such as a semiconductor device. The test device comprises a controller for controlling the test of the device to be tested, test units for communicating signals between the test units and the device to be tested, and buffer parts which buffer an access...
Saved in:
Main Author | |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
03.12.2009
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A test device for testing a device to be tested such as a semiconductor device. The test device comprises a controller for controlling the test of the device to be tested, test units for communicating signals between the test units and the device to be tested, and buffer parts which buffer an access request transmitted from the controller to the test units and issue the previously buffered access request to the side of the test units in advance of the completion of a write request to a predetermined buffer-control address from the controller.
L'invention porte sur un dispositif de test pour tester un dispositif devant être testé tel qu'un dispositif à semi-conducteurs. Le dispositif de test comprend un dispositif de commande pour commander le test du dispositif devant être testé, des unités de test pour communiquer des signaux entre les unités de test et le dispositif devant être testé, et des parties tampons qui mettent en mémoire tampon une requête d'accès transmise du dispositif de commande aux unités de test et émettent la requête d'accès précédemment mise en mémoire tampon vers le côté des unités de test préalablement à l'achèvement d'une requête d'écriture à une adresse de commande de tampon prédéterminée provenant du dispositif de commande. |
---|---|
Bibliography: | Application Number: WO2008JP65598 |