INTERCONNECT STRUCTURE AND METHOD FOR CU/ULTRA LOW K INTEGRATION

• Main Authors: YANG, CHIHAO, MURRAY, CONAL, EUGENE
• Format: Patent
• Language: English; French
• Published: 13.08.2009
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor structure is provided that includes a lower interconnect level including a first dielectric material having at least one conductive feature embedded therein; a dielectric capping layer located on the first dielectric material and some, but not all, portions of the at least one conductive feature; and an upper interconnect level including a second dielectric material having at least one conductively filled via and an overlying conductively filled line disposed therein, wherein the conductively filled via is in contact with an exposed surface of the at least one conductive feature of the first interconnect level by an anchoring area. Moreover, the conductively filled via and conductively filled line of the inventive structure are separated from the second dielectric material by a single continuous diffusion barrier layer. As such, the second dielectric material includes no damaged regions in areas adjacent to the conductively filled line. A method of forming such an interconnect structure is also provided. L'invention porte sur une structure semi-conductrice qui comprend un niveau d'interconnexion inférieur comprenant un premier matériau diélectrique ayant au moins une caractéristique conductrice incorporée en son sein ; une couche de recouvrement diélectrique placée sur le premier matériau diélectrique et certaines parties, mais pas toutes, de l'au moins une caractéristique conductrice ; et un niveau d'interconnexion supérieur comprenant un second matériau diélectrique ayant au moins un trou d'interconnexion rempli de façon conductrice et une ligne remplie de façon conductrice sous-jacente disposés en son sein, le trou d'interconnexion rempli de façon conductrice étant en contact avec une surface exposée de l'au moins une caractéristique conductrice du premier niveau d'interconnexion par une zone d'ancrage. En outre, le trou d'interconnexion rempli de façon conductrice et la ligne remplie de façon conductrice de la structure de l'invention sont séparés du second matériau diélectrique par une couche barrière de diffusion continue unique. De ce fait, le second matériau diélectrique ne contient aucune région endommagée dans des zones adjacentes à la ligne remplie de façon conductrice. L'invention porte également sur un procédé de formation d'une telle structure d'interconnexion.