SEMICONDUCTOR MEMORY DEVICE

• Main Authors: UMEMOTO, YUKIKO, YAMAKI, TAKASHI, IIDA, YOSHIKAZU, HANZAWA, SATORU, TANAKA, TOSHIHIRO, KOTABE, AKIRA
• Format: Patent
• Language: English; French; Japanese
• Published: 29.01.2009
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A semiconductor memory device storing information by using a change in resistance is provided with a sense amplifier (SA), a data latch (LATR) holding the output of the sense amplifier, and a data latch control circuit (LATRC) controlling the latch timing of the data latch in such a manner that it differs in a reading operation from in a verifying operation. For example, the latch timing in the reading operation can determine the states of a memory cell having the highest resistance value (Rsmax) in a first state (a set state) and the memory cell having the lowest resistance value (Rrmin) in a second state(a reset state) by the sense amplifier with equal level margins. In the verifying operation to the second state, the latch timing can discriminate the memory cell having the lowest resistance value or above in the second state from the second state. L'invention concerne un dispositif de mémoire à semi-conducteur stockant des informations par utilisation d'un changement de résistance, lequel dispositif comprend un amplificateur de détection (SA), un verrou de données (LATR) conservant la sortie de l'amplificateur de détection, et un circuit de commande de verrouillage de données (LATRC) commandant le minutage de verrouillage du verrou de données de telle manière qu'il diffère dans une opération de lecture par rapport à une opération de vérification. Par exemple, le minutage de verrouillage dans l'opération de lecture peut déterminer les états d'une cellule mémoire ayant la plus haute valeur de résistance (Rsmax) dans un premier état (un état de mise à un) et de la cellule mémoire ayant la plus faible valeur de résistance (Rrmin) dans un second état (un état de mise à zéro) par l'amplificateur de détection avec des marges de niveau égales. Dans l'opération de vérification vers le second état, le minutage de verrouillage peut distinguer la cellule mémoire ayant la plus faible valeur de résistance ou plus dans le second état par rapport au second état.