METHOD AND SEMICONDUCTOR MEMORY WITH A DEVICE FOR DETECTING ADDRESSING ERRORS

• Main Authors: AMJADI, HOUMAN, TRASKOV, ADRIAN, KABULEPA, LUKUSA, DIDIER, FEY, WOLFGANG
• Format: Patent
• Language: English; French; German
• Published: 12.06.2008
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

Verfahren zur verbesserten internen Überwachung von Adressierungsschaltungen in Halbleiterspeichern oder in einem datenverarbeitenden System, bei dem ein Abgriff von logischen Pegeln an den Adressierungsleitungen (1, 1', 1''), eine Darstellung der tatsächlich ausgewählten Adresse oder Teiladresse mittels zusätzlicher Adressbitleitungen (13), eine Rückgewinnung der tatsächlich zugegriffenen Adresse/Teiladresse mit den Adressbitleitungen (13) und ein Vergleich der tatsächlich ausgewählten Adresse/Teiladresse mit der aus den zusätzlichen Adressbitleitungen gewonnenen, anliegenden Adresse/Teiladresse zur Fehlererkennung eines Fehlers in der Adressierungsschaltung erfolgt. Die Erfindung betrifft auch einen Halbleiterspeicher und ein datenverarbeitendes System mit Hardwaremitteln, die eine Durchführung des obigen Verfahrens erlauben. Method for enhanced internal monitoring of addressing circuits in semiconductor memories or in a data processing system, comprising the following steps: tapping of logical levels off the addressing lines (1, 1', 1''); representation of the actually selected address or subaddress using additional address bit lines (13); retrieval of the actually accessed address/subaddress with the address bit lines (13); and a comparison of the actually selected address/subaddress with the present address/subaddress obtained from the additional address bit lines for the fault detection of a fault in the addressing circuit. The invention also relates to a semiconductor memory and a data processing system with hardware means which allow the above method to be carried out. L'invention concerne un procédé pour une meilleure surveillance interne de circuits d'adressage dans des mémoires à semi-conducteurs ou dans un système de traitement de données. Le procédé consiste à effectuer un prélèvement de niveaux logiques sur les lignes d'adressage (1, 1', 1''), une représentation de l'adresse ou adresse partielle effectivement sélectionnée à l'aide de lignes de bits d'adresses (13) additionnelles, une récupération de l'adresse/adresse partielle à laquelle on a effectivement accédé avec les lignes de bits d'adresses (13) et une comparaison de l'adresse/adresse partielle effectivement sélectionnée avec l'adresse/adresse partielle effectivement obtenue et inclue à partir des lignes de bits d'adresses additionnelles pour la reconnaissance d'erreurs d'une erreur dans le circuit d'adressage. L'invention concerne également une mémoire à semi-conducteurs et un système de traitement de données avec des moyens matériels, lesquels permettent une mise en uvre du procédé ci-dessus.