METHOD OF MANUFACTURING A VERTICAL CONTACT IN A SEMICONDUCTOR SUBSTRATE

• Main Authors: RODENBURG, ELISABETH, C, VAN GRUNSVEN, ERIC, C., E, MOREL, STEPHANE, DEN DEKKER, ARNOLDUS
• Format: Patent
• Language: English; French
• Published: 03.07.2008
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

An integrated circuit (100) is provided that comprises a substrate (140) of silicon and an interconnect (130) in a through-hole extending from the first to the second side of the substrate. The interconnect is coupled to a metallisation layer (120) on the first side of the substrate and is provided on an amorphous silicon layer that is present at a side wall of the through-hole, and particularly at an edge thereof adjacent to the first side of the substrate. The interconnect comprises a metal stack of nichel and silver. A preferred way of forming the amorphous silicon layer is a sputter etching technique. L'invention concerne un circuit intégré qui comprend un substrat de silicium et une interconnexion dans un trou traversant s'étendant du premier au second côté du substrat. Cette interconnexion est couplée à une couche de métallisation sur le premier côté du substrat. Elle est placée sur une couche de silicium amorphe présente sur une paroi latérale du trou traversant, et en particulier sur un bord de celui-ci adjacent au premier côté du substrat. L'interconnexion comprend une matière qui protège la couche de silicium amorphe. La couche de silicium amorphe est formée de préférence par une technique de gravure par pulvérisation.