MULTI-FREQUENCY DEBUG NETWORK FOR A MULTIPROCESSOR ARRAY

• Main Authors: JONES, ANTHONY, MARK, WASSON, PAUL, M, WHITE, EDMUND, H
• Format: Patent
• Language: English; French
• Published: 06.11.2008
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC DIGITAL DATA PROCESSING; ELECTRICITY; PHYSICS; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

A debug network on a multiprocessor array having multiple clock domains includes a backbone communication channel which communicates with information nodes on the channel. The information nodes store and access information about an attached processor. The nodes are also coupled to registers within the attached processor, which operate at the speed of the processor. A master controller solicits information from the information nodes by sending messages along the backbone. If a message requires interaction with a processor register, the node performs the action by synchronizing to the local processor clock. L'invention concerne un réseau de mise au point pour un groupe de plusieurs processeurs ayant de multiples domaines d'horloge, comprenant un canal de communication d'infrastructure qui communique avec des noed d'informations sur le canal. Les noed d'informations mémorisent et accèdent à des informations concernant un processeur annexé. Les noeuds sont également couplés à des registres dans le processeur annexé, fonctionnant à la vitesse du processeur. Un contrôleur maître sollicite des informations des noeuds d'informations en envoyant des messages le long de l'infrastructure. Si un message nécessite une interaction avec un registre de processeur, le noed effectue l'action par synchronisation avec l'horloge de processeur locale.