MULTI-CORE MICROPROCESSOR VOLTAGE SUPPLY
A system and method to optimize multi-core microprocessor performance using voltage offsets is presented. A multi-core device tests each of its processor cores in order to identify each processor core's optimum supply voltage. In turn, the device configures voltage offset networks for each proc...
Saved in:
Main Authors | , , , , , , , |
---|---|
Format | Patent |
Language | English French |
Published |
28.02.2008
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A system and method to optimize multi-core microprocessor performance using voltage offsets is presented. A multi-core device tests each of its processor cores in order to identify each processor core's optimum supply voltage. In turn, the device configures voltage offset networks for each processor core based upon each processor core's identified optimum supply voltage. As a result, the offset voltages produced by the voltage offset networks are subtracted from the multi-core device's main voltage, which results in the voltage offset networks supplying optimum supply voltages to each processor core. The voltage offset networks may include fuses to generate a fixed voltage offset, or the voltage offset networks may include a control circuit to dynamically adjust voltage offsets during the multi-core device's operation.
L'invention concerne un système et un procédé destinés à optimiser les performances d'un processeur à noyaux multiples par décalages de tension. Un dispositif à noyaux multiples teste chacun de ses noyaux de processeur afin d'identifier chaque tension d'alimentation optimale de noyau de processeur. Ensuite, le dispositif configure des réseaux de décalage de tension pour chaque noyau de processeur en fonction de la tension d'alimentation optimale identifiée de chaque noyau de processeur. Ainsi, les tensions de décalage produites par les réseaux de décalage de tension sont soustraites de la tension principale du dispositif à noyaux multiples, et les réseaux de décalage de tension fournissent des tensions d'alimentation optimale à chaque noyau de processeur. Ces réseaux de décalage de tension peuvent comprendre des fusibles destinés à produire un décalage de tension fixe, ou un circuit de commande destiné à régler de façon dynamique les décalages de tension durant le fonctionnement du dispositif à noyaux multiples. |
---|---|
Bibliography: | Application Number: WO2007EP57917 |