METHOD FOR PERFORMING PLURALITY OF BIT OPERATIONS AND A DEVICE HAVING PLURALITY OF BIT OPERATIONS CAPABILITIES
A method and a device (10) having a plurality of bit operations capability, the device (10) includes: a first and a second registers (61, 62) and an instruction fetch circuit (32), and an arithmetic logic unit (100) adapted to: calculate, during a first clock cycle, a position value representative o...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English French |
Published |
21.02.2008
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A method and a device (10) having a plurality of bit operations capability, the device (10) includes: a first and a second registers (61, 62) and an instruction fetch circuit (32), and an arithmetic logic unit (100) adapted to: calculate, during a first clock cycle, a position value representative of a position, within a first information vector, of a first bit of information that has a first value; and to multiply the position value by a multiplication factor to provide a first result and to alter the value of the first bit to a second value to provide an updated information vector, during the first clock cycle.
L'invention concerne un procédé et un dispositif (10) permettant de réaliser une pluralité d'opérations de bits, le dispositif (10) comprenant : un premier et un second registre (61, 62) et un circuit d'extraction d'instruction (32), et une unité logique arithmétique (100) conçue pour : calculer, pendant un premier cycle d'horloge, une valeur de position représentative d'une position, dans un premier vecteur d'information, d'un premier bit d'information qui a une première valeur; et multiplier la valeur de position par un facteur de multiplication pour obtenir un premier résultat et modifier la valeur du premier bit en une seconde valeur pour obtenir un vecteur d'information mis à jour, pendant le premier cycle d'horloge. |
---|---|
Bibliography: | Application Number: WO2006IB52861 |