SEMICONDUCTOR ASSEMBLIES AND MANUFACTURING METHODS THEREOF

• Main Authors: OLIVER, STEVE, FARNWORTH, WARREN, M
• Format: Patent
• Language: English; French
• Published: 24.04.2008
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The invention includes semiconductor assemblies having two or more dies. An exemplary assembly has circuitry associated with a first die front side electrically connected to circuitry associated with a second die front side. The front-side of the second die is adjacent a back side of the first die, and a through wafer interconnect extends through the first die. The through wafer interconnect includes a conductive liner within a via extending through the first die. The conductive liner narrows the via, and the narrowed via is filled with insulative material. The invention also includes methods of forming semiconductor assemblies having two or more dies; and includes electronic systems containing assemblies with two or more dies. L'invention concerne des ensembles semi-conducteurs comportant deux puces ou plus. Un exemple d'ensemble comporte un circuit associé à la face avant d'une première puce connecté électriquement à un circuit associé à la face avant d'une deuxième puce. La face avant de la deuxième puce est adjacente à la face arrière de la première puce, et une interconnexion de plaquette traversante s'étend à travers la première puce. L'interconnexion de plaquette traversante comprend un revêtement conducteur à l'intérieur d'un trou d'interconnexion s'étendant à travers la première puce. Le revêtement conducteur rétrécit le trou d'interconnexion et le trou d'interconnexion rétréci est rempli d'un matériau isolant. L'invention concerne également des procédés de fabrication d'ensembles semi-conducteurs comprenant deux puces ou plus, et concerne des systèmes électroniques contenant des ensembles avec deux puces ou plus.