SRAM SPLIT WRITE CONTROL FOR A DELAY ELEMENT

• Main Authors: GOLKE, KEITH W, LIU, HARRY H. L, NELSON, DAVID K
• Format: Patent
• Language: English; French
• Published: 06.12.2007
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A Static Random Access Memory (SRAM) having a split write control is described, The SRAM includes bit, write, and write-word lines., Each memory cell within the SRAM includes a delay which is coupled to a dedicated write-word line. When a cell is not being written, its delay receives a delay signal on its associated write-word line, which increases the response time of the cell. When a cell is to be written, however, its delay receives a bypass signal on its associated write-word line, which decreases the response time of the SRAM cell. La présente invention concerne une SRAM (mémoire vive statique) à gestion d'écriture fractionnée. La SRAM comprend des lignes = bit =, = écrire = et = écrire mot =. Chaque cellule de mémoire dans la SRAM comprend un délai qui est couplé à une ligne = écrire mot = dédiée. Quand il n'y a pas d'écriture dans une cellule, son délai reçoit un signal de délai sur sa ligne écrire mot associée, ce qui augmente le temps de réponse de la cellule. Toutefois, quand il n'y a pas d'écriture dans une cellule, son délai reçoit un signal de dérivation sur sa ligne'' écrire mot' associée, ce qui réduit le temps de réponse de la cellule de SRAM.