FLASH MEMORY PROGRAMMING AND VERIFICATION WITH REDUCED LEAKAGE CURRENT

• Main Authors: RUNNION, ED, DING, MENG, MELIK-MARTIROSIAN, ASHOT, RANDOLPH, MARK
• Format: Patent
• Language: English; French
• Published: 18.10.2007
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A flash memory system (300) configured in accordance with an example embodiment of the invention employs a virtual ground array architecture (302). During programming operations, target memory cells (406) are biased with a positive source bias voltage to reduce or eliminate leakage current that might otherwise conduct through the target memory cells (406). A positive source bias voltage may also be applied to target memory cells (506) during verification operations (program verify, soft program verify, erase verify) to reduce or eliminate leakage current that might otherwise introduce errors in the verification operations. Un système de mémoire flash (300) configuré selon un mode de réalisation de l'invention cité à titre d'exemple utilise une architecture de réseau à la masse virtuelle (302). Pendant des opérations de programmation, des cellules de mémoire cible (406) sont polarisées avec une tension de polarisation source positive de manière à diminuer ou éliminer le courant de fuite qui aurait pu être acheminé à travers les cellules de mémoire cible (406). Une tension de polarisation source positive peut être également appliquée à des cellules de mémoire cible (506) au cours d'opérations de vérification (vérifier programme, vérifier logiciel programmable, vérifier effacement) afin de diminuer ou d'éliminer le courant de fuite qui pourrait autrement introduire des erreurs dans les opérations de vérification.