VITERBI PACK INSTRUCTION

A Viterbi pack instruction is disclosed that masks the contents of a first predicate register with a first masking value and masks the contents of a second predicate register with a second masking value. The resulting masked data is written to a destination register. The Viterbi pack instruction may...

Full description

Saved in:
Bibliographic Details
Main Authors ZENG, MAO, CODRESCU, LUCIAN
Format Patent
LanguageEnglish
French
Published 27.09.2007
Subjects
BASIC ELECTRONIC CIRCUITRY
CODE CONVERSION IN GENERAL
CODING
DECODING
ELECTRICITY
Online AccessGet full text

Cover

More Information
Summary:A Viterbi pack instruction is disclosed that masks the contents of a first predicate register with a first masking value and masks the contents of a second predicate register with a second masking value. The resulting masked data is written to a destination register. The Viterbi pack instruction may be implemented in hardware, firmware, software, or any combination thereof. La présente invention concerne une instruction de compression de Viterbi qui masque les contenus d'un premier registre prédicat avec une première valeur de masquage et qui masque les contenus d'un deuxième registre prédicat avec une deuxième valeur de masquage. Les données masquées ainsi obtenues sont enregistrées dans un registre de destination. L'instruction de compression de Viterbi peut être mise en oeuvre dans un matériel, un micrologiciel, un logiciel ou toute combinaison de ceux-ci.
Bibliography:Application Number: WO2007US64816