PHASE ERROR DETECTING APPARATUS

A phase error determining apparatus that can perform a precise offset correction of a tracking error signal even if any defects or any positions unused for recording exist on an optical disc. Both a phase difference determining circuit (107), which receives digital signals of two systems and uses th...

Full description

Saved in:
Bibliographic Details
Main Authors KANDA, YOSHIHIRO, SAKAI, MITSURU, HIRATSUKA, TAKASHIGE
Format Patent
LanguageEnglish
French
Japanese
Published 07.12.2006
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:A phase error determining apparatus that can perform a precise offset correction of a tracking error signal even if any defects or any positions unused for recording exist on an optical disc. Both a phase difference determining circuit (107), which receives digital signals of two systems and uses the distance between the zero-crossing points of the digital signals of the two systems to perform a phase comparison and output a phase comparison result (PCR) and a phase comparison completion signal (PCC), and an offset gate circuit (11), which outputs an offset correction amount for each phase comparison completion signal (PCC) from the phase difference determining circuit (107), are used to add an offset correction amount (?a) to the phase comparison result (PCR), thereby inhibiting any offset corrections from being done at any positions where no phase comparisons are performed. Appareil de détection d'erreur de phase pouvant réaliser une correction précise de décalage d'un signal d'erreur de tracking même lorsqu'il existe dans un disque optique des défauts et des parties non utilisées pour l'enregistrement. À la fois un circuit de détermination de différence de phase (107), qui reçoit des signaux numériques de deux systèmes et qui utilise l'intervalle entre les points de passage par zéro des signaux numériques des deux systèmes pour réaliser une comparaison de phase et fournit un résultat de comparaison de phase (PCR) et un signal d'achèvement de comparaison de phase (PCC), et un circuit de porte de décalage (11), qui fournit une quantité de correction de décalage pour chaque signal d'achèvement de comparaison de phase (PCC) du circuit de détermination de différence de phase (107), sont utilisés pour ajouter une quantité de correction de décalage (?a) au résultat de comparaison de phase (PCR), inhibant ainsi les corrections de décalage aux emplacements où aucune comparaison de phase n'est effectuée.
Bibliography:Application Number: WO2006JP310818