METHOD AND APPARATUS FOR ALIGNING DATA IN A WIDE, HIGH-SPEED, SOURCE SYNCHRONOUS PARALLEL LINK

A source-synchronous parallel interface (Fig. 2) divides a wide data bus into clock-groups including a sub-group of the data lines and a clock line carrying a copy of the transmit clock. The traces in a clock-group are located physically close together to minimize skew between the signals carried on...

Full description

Saved in:
Bibliographic Details
Main Authors BHATTACHARYA, DIPANKAR, GAUTIER-LE BOULCH, FRANCOIS, PRIYADARSHAN, BANGALORE, LEE, JAUSHIN
Format Patent
LanguageEnglish
French
Published 18.01.2007
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC COMMUNICATION TECHNIQUE
ELECTRIC DIGITAL DATA PROCESSING
ELECTRICITY
MULTIPLEX COMMUNICATION
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:A source-synchronous parallel interface (Fig. 2) divides a wide data bus into clock-groups including a sub-group of the data lines and a clock line carrying a copy of the transmit clock. The traces in a clock-group are located physically close together to minimize skew between the signals carried on the traces of the clock-group. Deskew logic on the receiver compensates for skew between received clock-group signals. Selon l'invention, une interface parallèle synchrone avec la source divise un bus de données étendu en groupes-horloges comprenant un sous-groupe des lignes de données et une ligne d'horloge présentant une copie de l'horloge d'émission. Les traces présentes dans un groupe-horloge sont situées physiquement à proximité les unes des autres afin de réduire au minimum l'obliquité entre les signaux acheminés sur les traces du groupe-horloge. Une logique de correction d'obliquité mise en oeuvre dans le récepteur corrige l'obliquité entre les signaux du groupe-horloge reçus.
Bibliography:Application Number: WO2005US40629