HARDWARE IMPLEMENTATION OF A PROBABILISTIC INTERFERENCE METHOD BY MEANS OF VHDL EXEMPLIFIED FOR A DIAGNOSTIC SYSTEM

• Main Authors: RENNINGER, HARALD, HARR, TIM
• Format: Patent
• Language: English; French; German
• Published: 09.11.2006
• Subjects: CALCULATING; COMPUTER SYSTEMS BASED ON SPECIFIC COMPUTATIONAL MODELS; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Mit dieser Erfindung wurde ein Verfahren beschrieben, wie auf Basis eines Junction-Trees die Topologie und die Ab­hängigkeiten innerhalb dieser sekundären Baumstruktur zur hardwarenahen Umsetzung vorkompiliert erstellen lassen. Unter der Verwendung dieser vorkompilierten Daten wurden schliesslich schematische Ablaufe aufgezeigt, durch welche sich eine FPGA-Implementierung realisieren lässt. Der Schwerpunkt der Betrachtungen lag hierbei auf der Ent­wicklung eines geeigneten Speicherformats für die Potential­tabellen und der Konvertierung der Algorithmen, um nach­folgend eine Umsetzung in die Hardwarebeschreibungssprache VHDL durchführen zu können. Zur Modellierung des unsicheren Wissens wurden hier Bayes-Netze (bzw. Junction-Trees) verwen­det. The invention relates to a method for establishing, using a junction tree, the topology and the dependencies within this secondary tree structure in a precompiled manner for hardware-relevant conversion. The precompiled data are used to establish the schematic processes which allow to implement FPGAs. The main emphasis is placed on developing a suitable storage format for the potential tables and for converting the algorithms, thereby allowing subsequent conversion into the hardware description language VHDL. For modeling uncertain knowledge, Bayesian networks (or junction trees) are used. Cette invention concerne un procédé pour établir, de manière précompilée, la topologie et les dépendances à partir d'un arbre de jonction au sein de cette structure d'arbre secondaire pour une conversion proche du matériel. Ces données précompilées sont utilisées pour démontrer des processus schématiques, par lesquels une implémentation sur un FPGA est réalisée. L'essentiel de cette invention repose sur le développement d'un format d'enregistrement approprié pour les tables de potentiels et sur la conversion des algorithmes pour permettre ensuite l'exécution d'une conversion dans le langage de description du matériel (VHDL). La modélisation des connaissances incertaines est effectuée au moyen de réseaux bayésiens (ou arbres de jonction).