METHOD OF MANUFACTURING MULTI-LEVEL CONTACTS BY SIZING OF CONTACT SIZES IN INTEGRATED CIRCUITS

• Main Authors: HELLIG, KAY, AMINPUR, MASSUD
• Format: Patent
• Language: English; French
• Published: 10.02.2005
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; INFORMATION STORAGE; PHYSICS; SEMICONDUCTOR DEVICES; STATIC STORES

A method [600] for forming an integrated circuit includes etching a first opening [228] [338] [402] to a first depth in a dielectric material [322] over a semiconductor device [317] on a first semiconductor substrate [202] and etching a second opening [230] [340] [404] to a second depth in the dielectric material [322] over the first semiconductor substrate [202]. The first and second openings [228] [338] [402] [230] [340] [404] are differently sized to respectively etch to the first and second depths in about the same time due to etch lag. The first and second openings [228] [338] [402] [230] [340] [404] are filled with conductive material. L'invention concerne un procédé (600) de fabrication d'un circuit intégré, qui consiste à: graver une première ouverture (228) (338) (402) jusqu'à une première profondeur dans un matériau diélectrique (322) placé au-dessus d'un dispositif à semi-conducteur (317) disposé sur un premier substrat à semiconducteur (202); et graver une seconde ouverture (230) (340) (404) jusqu'à une seconde profondeur dans le matériau diélectrique (322) disposé sur le premier substrat à semiconducteur (202). La première et la seconde ouvertures (228) (338) (402) (230) (340) (404) sont calibrées différemment pour une gravure respective jusqu'à la première et la seconde profondeurs dans environ la même durée du fait du traînage de la gravure. La première et la seconde ouvertures (228) (338) (402) (230) (340) (404) sont remplies d'un matériau conducteur.