TESTING OF INTEGRATED CIRCUITS

• Main Authors: VAN DER HEYDEN, FRANK, WAAYERS, THOMAS, F, VAN DE LOGT, LEON, M., A
• Format: Patent
• Language: English; French
• Published: 16.09.2004
• Edition: 7
• Subjects: MEASURING; MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES; PHYSICS; TESTING

An integrated circuit with a test interface contains a boundary scan chain with cells (14) coupled between a test data input (TDI) and output (TDO) in a shift register structure. Each cell (14) is also coupled between a respective one of the terminals (16) and the core circuit (10). A test control circuit (TAP_C) supports an instruction to switch the boundary scan chain to a mode in which mode selectable first ones of the cells (14) transport data serially along the boundary scan chain while selectable second ones of the cells (14) write or read data that has been or will be transported through the first ones of the cells (14) in the further mode to or from the terminals (16) from or to the scan chain. Selon cette invention, un circuit intégré avec une interface d'essai contient une chaîne de test limitrophe avec des cellules (14) couplées entre une entrée (TDI) et une sortie (TDO) de données d'essai dans une structure de registre à décalage. Chaque cellule (14) est également couplée entre un des terminaux (16) respectif et le circuit central (10). Un circuit de commande d'essai (TAP_C) supporte une instruction pour commuter la chaîne de test limitrophe en un mode dans lequel des premières cellules pouvant être sélectionnées (14) transportent des données par ordre le long de la chaîne de test limitrophe alors que des secondes cellules pouvant être sélectionnées (14) écrivent ou lisent des données qui ont été ou seront transportées à travers les premières cellules (14) dans le mode ultérieur vers ou à partir des terminaux (16) à partir de ou vers la chaîne de test.