METHOD OF MANUFACTURING MULTI-LEVEL CONTACTS BY SIZING OF CONTACT SIZES IN INTEGRATED CIRCUITS

• Main Authors: HELLIG, KAY, AMNIPUR, MASSUD
• Format: Patent
• Language: English; French
• Published: 12.02.2004
• Edition: 7
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A method [600] for forming an integrated circuit includes etching a first opening [228] [338] [402] to a first depth in a dielectric material [322] over a semiconductor device [317] on a first semiconductor substrate [202] and etching a second opening [230] [340] [404] to a second depth in the dielectric material [322] over the first semiconductor substrate [202]. The first and second openings [228] [338] [402] [230] [340] [404] are differently sized to respectively etch to the first and second depths in about the same time due to etch lag. The first and second openings [228] [338] [402] [230] [340] [404] are filled with conductive material. L'invention concerne un procédé (600) permettant de former un circuit intégré, qui comprend la gravure d'une première ouverture (228((338)(402) jusqu'à une première profondeur dans un matériau diélectrique (322) sur un dispositif semi-conducteur (317) sur un premier substrat semi-conducteur (202) et la gravure d'une seconde ouverture (230) (340)(404) jusqu'à une seconde profondeur dans le matériau diélectrique (322) sur le premier substrat semi-conducteur (202). La première et la seconde ouverture (228)(338)(402)(340)(404) sont calibrées différemment afin de graver respectivement jusqu'à la première et la seconde profondeur en un temps à peu près identique dû au décalage en gravure. La première et la seconde ouverture (228)(338)(402)(230)(340)(404) sont remplies de matériau conducteur.