CODE SENSING METHOD AND APPARATUS

• Main Author: NODA, MAKOTO
• Format: Patent
• Language: English; French; Japanese
• Published: 17.04.2003
• Edition: 7
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; INFORMATION STORAGE; INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORDCARRIER AND TRANSDUCER; PHYSICS; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

A metric calculation method not using a multiplier and having a higher accuracy as compared to a case using approximation. A constant calculation circuit 31 uses an average voltage V/2 input from an average voltage register for a parameter R input from an asymmetric register and calculates V/2 - A, V/2 + A, and A/2 required for calculating a branch metric and outputs the calculation results to an adder 33, an adder 35, and an adder 36. A multiplier 32 multiplies an equalization signal yk with a value 1 or -1 input from a polarity register. A bit shifter 37 shifts A/2 - yk input from the adder 36 by c bits corresponding to the parameter R input from the asymmetric register. That is, A/2 - yk is multiplied by alpha and output to adders 38, 39. However, when the parameter R is 0, the bit shifter 37 outputs 0 to the adders 38, 39. The present invention can be applied to recording/reproducing apparatus. L'invention concerne un procédé de calcul métrique qui n'emploie pas un multiplieur et qui possède une précision très élevée, comparé à un procédé utilisant l'approximation. Un circuit de calcul constant (31) utilise une tension moyenne V/2 entrée à partir d'un registre de tensions moyennes pour un paramètre R entré à partir d'un registre asymétrique, puis, ledit circuit calcule V/2-A, V/2+A et A/2 requis pour le calcul d'une métrique de branche et il transmet les résultats du calcul à des additionneurs (33, 35, 36). Un multiplieur (32) multiplie un signal d'égalisation yk avec une valeur 1 ou 1 entrée à partir d'un registre de polarités. Un décaleur de bits (31) déplace l'opération A/2 yk entrée à partir de l'additionneur (36) de c bits correspondants au paramètre R entré à partir du registre asymétrique. Ainsi, l'opération A/2 yk est multipliée par alpha et elle est transmise aux additionneurs (38, 39). Toutefois, lorsque le paramètre R est égal à 0, le décaleur de bits (37) transmet un 0 aux additionneurs (38, 39). On peut également utiliser le procédé de cette invention avec un appareil d'enregistrement/de reproduction.