COMPILER FOR MULTIPLE PROCESSOR AND DISTRIBUTED MEMORY ARCHITECTURES

• Main Authors: BREANT, FRACOIS, WU, ALEX, LIEM, CLIFFORD
• Format: Patent
• Language: English; French
• Published: 31.10.2002
• Edition: 7
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A compiler for multiple processor and distributed memory architectures is described. The compiler uses a high-level language to represent a task-level network of behaviours that describes an embedded system. The compiler maps a plurality of tasks and data onto a multiple processor, distributed memory hardware architecture. The mapping includes describing a task-level network of behaviors, each of the task-level network of behaviors being related through control and data flow. The mapping further includes predicting a schedule of tasks for the task-level network of behaviors and allocating the plurality of tasks and data to at least one ot the multiple processors and to at least one of distributed memory, respectively, in response to the predicted schedule of tasks. La présente invention concerne un compilateur destiné à des architectures à processeurs multiples et à mémoire répartie. Le compilateur utilise un langage de niveau élevé pour représenter un réseau orienté tâches de comportements qui décrit un système emboîté. Le compilateur mappe une pluralité de tâches et de données sur une architecture matérielle à processeurs multiples et à mémoire distribuée. Le mappage comprend la description d'un réseau orienté tâches de comportements, chacun des comportements du réseau orienté tâches étant relié par le flux de commande et de données. Le mappage comprend également la prédiction d'un ordonnancement des tâches pour le réseau orienté tâches des comportements et l'attribution des diverses tâches et des données, respectivement, à au moins un des multiples processeurs et à au moins une mémoire distribuée, en réponse à l'ordonnancement prédit des tâches.