REGISTER ARRANGEMENT FOR OPTIMUM ACCESS

• Main Author: DWORK, JEFFREY
• Format: Patent
• Language: English; French
• Published: 14.06.2001
• Edition: 7
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A register arrangement that enables a host CPU to optimize its accesses to registers in a network interface in order to reduce the impact of such accesses on the CPU performance. Registers that must frequently be read by the CPU are combined into a first group and assigned with consecutive addresses corresponding to one end of the register address range. Registers that must frequently be written by the CPU are grouped into a second group and assigned with consecutive addresses corresponding to the opposite end of the register address range. Registers that must frequently be both read and written by the CPU are combined into a third group and assigned with consecutive addresses between the addresses of the first group and addresses of the second group. La présente invention concerne une disposition de registres permettant d'optimiser l'accès d'une unité centrale hôte aux registres dans une interface réseau, afin de réduire l'effet de ces accès sur le rendement de l'unité centrale. Les registres devant être fréquemment lus par l'unité centrale sont regroupés dans un premier groupe et attribués selon des adresses consécutives correspondant à une extrémité de l'espace adressable du registre. Les registres devant être fréquemment écrits par l'unité centrale sont regroupés dans un second groupe et attribués selon des adresses consécutives correspondant à l'extrémité opposée de l'espace adressable du registre. D'autre part, les registres devant être à la fois lus et écrits fréquemment par l'unité centrale sont regroupés dans un troisième groupe et attribués selon des adresses consécutives entre les adresses du premier groupe et les adresses du second groupe.