IMAGE SIGNAL PROCESSING DEVICE
An image signal processing device capable of displaying all image signals, using a simple circuit configuration, on a display having fixed display pixels without missing them, wherein a one clock delay circuit (1) outputs reference signals (9) with one clock delay, a multiplexer (2) alternately outp...
Saved in:
Main Author | |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
24.08.2000
|
Edition | 7 |
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | An image signal processing device capable of displaying all image signals, using a simple circuit configuration, on a display having fixed display pixels without missing them, wherein a one clock delay circuit (1) outputs reference signals (9) with one clock delay, a multiplexer (2) alternately outputs the one clock-delayed signals and reference signals (9), an A/D converter (3) performs the two-phase processing on the image signals (24) based on the output signals from the multiplexer (2), a comparator (8) outputs control signals (12) to the multiplexer (2) so that it can select one clock-phase shifted signals when it judges, based on the detected results obtained from the first and second back porch detection circuits (6) and (7), that the head of the image data is not present in the first phase output data.
L'invention concerne un dispositif de traitement de signaux d'image, pouvant afficher sur un écran possédant des pixel d'affichage fixes tous les signaux d'image sans exception, grâce à une configuration de circuit simple. Un circuit à retard d'une impulsion d'horloge (1) produit des signaux de référence (9) à retard d'une impulsion d'horloge, un multiplexeur (2) produit en alternance des signaux à retard d'une impulsion d'horloge et des signaux de référence (9), un convertisseur A/N (3) assure le traitement en deux phases sur les signaux d'image (24), en fonction des signaux de sortie provenant du multiplexeur (2), un comparateur (8) envoie en sortie des signaux de commande (12) au multiplexeur, de manière qu'il puisse sélectionner les signaux déphasé d'une impulsion d'horloge lorsqu'il juge, selon les résultats détectés obtenus des premier et deuxième circuits de détection d'arrière garde (6) et (7), que l'en-tête des données d'image n'est pas présente dans les données de sortie de la première phase. |
---|---|
Bibliography: | Application Number: WO2000JP00882 |