METHOD OF MANUFACTURING INTERCONNECTIONS OF INTEGRATED CIRCUITS

• Main Authors: SHISHKO V.A, FAT'KIN A.A, ZAGORODNEV I.A, FISHEL' I.SH, KUZNETSOV V.O, SULIMIN A.D
• Format: Patent
• Language: English; Russian
• Published: 30.07.1994
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

FIELD: integrated circuits production. SUBSTANCE: lower level conductors are formed, as well as interlevel insulation by means of application of the first dielectric layer with thickness being equal to 0.6-0.8 thickness of interlevel insulation. Relief is smoothed over by magnetron sputtering this layer by argon at power of 0,7-3 Wt/cmand pressure of 1-4·10Pа and magnetic field strength being equal to 50-300 H for thickness being equal to 0.10-0.2 thickness of interlevel insulation. Then the second dielectric layer is applied. Interlevel windows are opened and top level conductors are formed. EFFECT: improved reliability; improved output. 5 dwg Изобретение относится к производству интегральных схем с многоуровневыми межсоединениями. Цель изобретения - повышение надежности и выхода годных изделий. Способ включает формирование проводников нижнего уровня, формирование межуровневой изоляции путем нанесения первого диэлектрического слоя толщиной 0,6 - 0,8 толщины межуровневой изоляции, сглаживание рельефа магнетронным ВЧ-распылением части этого слоя аргоном при мощности 0,7-3 Вт/cм, давлении 1-4·10Па, напряженности магнитного поля 50 - 300 Гс на толщину 0,10 - 0,2 толщины межуровневой изоляции, затем нанесение второго диэлектрического слоя, вскрытие межуровневых окон, формирование проводников верхнго уровня. 5 ил.