DIGITAL BINARY SIGNAL DEMODULATOR WITH SECOND-ORDER RELATIVE PHASE MANIPULATION

• Main Authors: Litvinenko Yuliya Vladimirovna, Glushkov Aleksej Nikolaevich, Salnikova Aleksandra Valerievna, Pergamenshchikov Sergej Markovich, Chernoyarov Oleg Vyacheslavovich, Litvinenko Vladimir Petrovich
• Format: Patent
• Language: English; Russian
• Published: 07.06.2019
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

FIELD: radio engineering and communications.SUBSTANCE: invention relates to radio engineering and can be used in devices for receiving digital information signals for digital demodulation of binary signals with relative phase manipulation of second order (RPM2). Digital signal demodulator with relative phase manipulation of the second order comprises an analogue-to-digital converter (ADC), a shift register of multibit codes for four readings, first and second n-cascade quadrature signal processing channels (QPC), a clock pulse generator (CPG), a first and a second reading unit (RU), each of which consists of a first and a second multi-bit shift register, first, second and third adders, first, second and third subtractors and a decision-forming unit (DFU), comprising first, second, third and fourth quadratic converters (QC), first, second and third subtractors, first and second multiplexers and a trigger.EFFECT: providing high-speed digital demodulation of signals with relative phase manipulation of the second order.1 cl, 5 dwg Изобретение относится к области радиотехники и может быть использовано в устройствах приема цифровых информационных сигналов для цифровой демодуляции двоичных сигналов с относительной фазовой манипуляцией второго порядка (ОФМ2). Достигаемый технический результат - обеспечение высокоскоростной цифровой демодуляции сигналов с относительной фазовой манипуляцией второго порядка. Цифровой демодулятор сигналов с относительной фазовой манипуляцией второго порядка содержит аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов, генератор тактовых импульсов (ГТИ), первый и второй блоки обработки отсчетов (БОО), каждый из которых состоит из первого и второго многоразрядных регистров сдвига, первого, второго и третьего сумматоров, первого, второго и третьего вычитателей и блока формирования решения (БФР), содержащего первый, второй, третий и четвертый квадратичные преобразователи (КП), первый, второй и третий вычитатели, первый и второй мультиплексоры и триггер. 5 ил.