CIRCUITO INTEGRADO TRADUCTOR PARA RED DE BANDA ANCHA

• Main Authors: SUAREZ MARTEL, JOSE MANUEL, CHAS ALONSO, PEDRO LUIS, MERAYO FERNANDEZ, LUIS ANTONIO, ALTADILL ARREGUI, ANA, CARRETERO, IGNACIO
• Format: Patent
• Language: Spanish
• Published: 25.06.1996
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; SELECTING; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

REFERIDO A UN CIRCUITO QUE SE CONFIGURA A PARTIR DE: A) UNA ETAPA DE ENTRADA; B) UN DETECTOR DE CELULAS VACIAS Y FILTRO DE IDENTIFICADOR DEL ELEMENTO TERMINADOR DE INTERFAZ DE SALIDA (IES), ESTA ETAPA MODIFICA LA CABECERA DE LAS CELULAS DE FLUJO DE DATOS, ADAPTANDOLAS PARA PODER IMPLEMENTAR EN ELLA LAS FUNCIONES DE LA CAPA EN MODO DE TRANSFERENCIA ASINCRONA (MTA), NECESARIAS PARA EL TRATAMIENTO DE DICHOS DATOS; C) ETAPA DEL CALCULO DEL CONTROL POR REDUNDANCIA CICLICA; D) EXTRACTOR DE LA DIRECCION DE PAGINA, E) PROCESADOR DE CABECERA, QUE EN COLABORACION CON LA MEMORIA EXTERNA, REALIZA LA TRADUCCION DE LAS CABECERAS DE LA CELULA DE ACUERDO CON LA PROGRAMACION INDICADA PARA EL ELEMENTO DE RED EN QUE SE ENCUENTRA; F) ETAPA DE RETARDO; G) ETAPA DE SALIDA; H) INTERFAZ CON EL MICROPROCESADOR; I) ETAPA DE INSERCION; J) INTERFAZ DE MEMORIAS EXTERNAS; Y K) ETAPA DE EXTRACCION, LAS CUALES REALIZAN EL FILTRADO O EXTRACCION DE LAS CELULAS DIRIGIDAS O PROVENIENTES DEL MICROPROCESADOR. SE UTILIZA PARA FORMAR PARTE DE SISTEMAS DE COMUNICACION Translator chip for a wideband network, consisting of a circuit configurated starting from an input step (1); a detector of empty cells and a filter (2); a step of control calculus (3); an extractor of the page address (4); a header processor (5); a delay step (18); an output step (6); an interface with microprocessor (7); an insert step (8); an interface of outer memories (9); and an extraction step (10), the header of the data flow cells (11) modifying the input step, by adapting them in order to implement the functions of the MTA layer for the data processing, while the header processor (5), in collaboration with the outer memories (13) performs the translation of the cell headers in accordance with the programming shown for the network element where it is found.