다층 패드를 구비하는 반도체장치 및 그 제조방법

• Format: Patent
• Language: Korean
• Published: 12.09.1997
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명은 다층 패드를 구비하는 반도체장치 및 그 제조방법에 관해 개시한다. 본 발명에 의한 다층 패드를 구비하는 반도체장치는 반도체기판 상에 형성된 반도체소자들을 포함하고 있는 절연막, 상기 절연막 상에 형성된 복수개의 도전층, 상기 복수개의 각 도전층사이에 형성된 비어 콘택홀을 포함하는 층간절연막, 상기 복수개의 도전층중 최상층 도정층상의 일영역에 패드 창을 구비하는 상부 절연막으로 된 다층 패드를 구비하는 반도체장치에 있어서, 상기 층간절연막에는 상기 비어 콘택홀이 복수개 형성되어 있는 것을 특징으로 한다. 상기 복수개의 비어 콘택홀에 의해 본 발명은 다층 패드를 구성하는 각 도전층의 표면을 평탄화할 수 있으므로 상기 평탄화과정이나 패드영역을 한정하는 식각공정에서 발생되는 슬러리나 부산물을 세척공장으로 완전히 제거할 수 있다. 이에 따라 종래 기술에 의해 형성된 반도체장치에서 종종 발생되는 패드 창에서의 와이어 본딩 부착력(adhesion force)약화와 접촉저항증가로 인한 반도체장치의 불량율을 줄일 수 있다. PROBLEM TO BE SOLVED: To make it possible to form a pad on a flattened multilayer conductive layer by forming a first conductive layer on a lower insulating film and a second conductive layer on an interlayer insulating film, and forming an upper insulating film having a pad window on the second layer. SOLUTION: A field oxide film 12 is formed on a semiconductor substrate 10, and a lower insulating film 4 is formed thereon. A first conductive layer 16 made of a predetermined thickness is formed on the limited region on the film 14. At least one or more multilayer structure formed on the layer 16 exists but, an interlayer insulating film 38 having a plurality of via contact holes 40, 46 is formed in a multilayer structure. A second conductive layer 42 is formed on the film 38. An upper insulating film 50 having a pad window is formed on the layer 42. Thus, the surfaces of the respective conductive layers for constituting the pad formed on the multilayer conductive layer can be flattened.