반도체 구조물 및 반도체 구조물을 형성하는 방법

• Main Authors: CUI SHENGQI, XU WENXIANG, LIU FANDONG, HUA WENYU, SONG DONGMEN
• Format: Patent
• Language: Korean
• Published: 27.08.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체 구조물 및 이를 위한 형성 방법. 이 구조물은, 기판 - 기판은 복수의 활성 영역들 및 복수의 분리 영역들을 포함함 -; 기판에 위치되는 복수의 제 1 홈들 - 제 1 홈들은 활성 영역들 및 분리 영역들을 관통함 -; 제 1 홈들의 측벽들의 표면들 상에 위치되는 제 1 워드 라인 게이트 구조물, 제 2 워드 라인 게이트 구조물, 제 1 연결 게이트들 및 제 2 연결 게이트들; 제 1 홈들에 위치되는 유전체층들; 분리 영역들 상의 유전체층들에 위치되는 제 2 홈들 및 제 3 홈들 - 제 2 방향의 제 3 홈의 중심축들은 제 2 홈의 중심축들과 일치하지 않음 -; 제 2 홈들에 위치되는 제 1 분리 구조물들; 제 3 홈들에 위치되는 제 2 분리 구조물들; 제 2 연결 게이트들 상에 위치되는 제 1 연결 플레이트들 - 제 1 연결 플레이트들은 제 2 연결 게이트들에 의해 제 1 워드 라인 게이트 구조물들과 전기적으로 연결됨 -; 및 제 1 연결 게이트들 상에 위치되는 제 2 연결 플레이트들 - 제 2 연결 플레이트들은 제 1 연결 게이트들에 의해 제 2 워드 라인 게이트 구조물과 전기적으로 연결됨 -을 포함한다. 반도체 구조물의 성능이 향상된다. A semiconductor structure and a forming method therefor. The structure comprises: a substrate, the substrate comprising a plurality of active regions and a plurality of isolation regions; a plurality of first grooves located in the substrate, the first grooves penetrating the active regions and the isolation regions; first word line gate structures, second word line gate structures, first connecting gates and second connecting gates, which are located on surfaces of side walls of the first grooves; dielectric layers located in the first grooves; second grooves and third grooves which are located in the dielectric layers on the isolation regions, wherein central axes of the third grooves in a second direction does not coincide with central axes of the second grooves; first isolation structures located in the second grooves; second isolation structures located in the third grooves; first connecting plates located on the second connecting gates, the first connecting plates being electrically connected to the first word line gate structures by means of the second connecting gates; and second connecting plates located on the first connecting gates, the second connecting plates being electrically connected to the second word line gate structures by means of the first connecting gates. The performance of the semiconductor structure is improved.