EPI 장벽 정렬된 후면 콘택트

본 명세서에 개시된 실시예는 반도체 디바이스 및 그러한 디바이스를 형성하는 방법을 포함한다. 일 실시예에서, 반도체 디바이스는 반도체 채널의 수직 스택과, 반도체 채널의 수직 스택의 제1 측 상의 소스와, 반도체 채널의 수직 스택의 제2 측 상의 드레인을 포함한다. 일 실시예에서, 금속은 소스 아래에 있고 소스와 직접 접촉하며, 금속의 중심선은 소스의 중심선과 실질적으로 정렬된다. Embodiments disclosed herein include semiconductor devices and methods of forming suc...

Full description

Saved in:
Bibliographic Details
Main Authors KOBRINSKY MAURO J, HASAN MOHOMMAD, WALLACE CHARLES H, GULER LEONARD P, HARAN MOHIT K, GHANI TAHIR
Format Patent
LanguageKorean
Published 26.08.2024
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:본 명세서에 개시된 실시예는 반도체 디바이스 및 그러한 디바이스를 형성하는 방법을 포함한다. 일 실시예에서, 반도체 디바이스는 반도체 채널의 수직 스택과, 반도체 채널의 수직 스택의 제1 측 상의 소스와, 반도체 채널의 수직 스택의 제2 측 상의 드레인을 포함한다. 일 실시예에서, 금속은 소스 아래에 있고 소스와 직접 접촉하며, 금속의 중심선은 소스의 중심선과 실질적으로 정렬된다. Embodiments disclosed herein include semiconductor devices and methods of forming such devices. In an embodiment, a semiconductor device comprises a vertical stack of semiconductor channels, a source on a first side of the vertical stack of semiconductor channels, and a drain on a second side of the vertical stack of semiconductor channels, In an embodiment, a metal is below the source and in direct contact with the source, where a centerline of the metal is substantially aligned with a centerline of the source.
Bibliography:Application Number: KR20237044961