SiO/SiN 층 교번 식각 프로세스를 위한 바이어스 전압 변조 접근법

• Main Authors: DING ZIHAO, ZOU MENGNAN, LUERE OLIVIER, TAKESHITA KENJI, CHOI SANGHYUK, KANG SEAN
• Format: Patent
• Language: Korean
• Published: 23.08.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 개시내용의 실시예들은 일반적으로, 높은 선택도 및 낮은 식각 레시피 전이 기간들로 막 스택을 식각하기 위한 방법에 관한 것이다. 일 실시예에서, 산화물 및 질화물 층들의 적층된 쌍들을 갖는 막 스택을 식각하기 위한 방법이 설명된다. 방법은 기판 상에 형성된 막 스택을 갖는 기판을 처리 챔버 내로 이송하는 단계, 기판에 제1 바이어스 전압을 제공하는 단계, 기판에 제1 바이어스 전압을 제공하는 동안 막 스택의 산화물 층을 식각하는 단계, 기판에 제2 바이어스 전압을 제공하는 단계 - 제2 바이어스 전압은 제1 바이어스 전압보다 큼 -, 및 기판에 제2 바이어스 전압을 제공하는 동안 막 스택의 질화물 층을 식각하는 단계를 포함한다. Embodiments of the present disclosure generally relate to a method for etching a film stack with high selectivity and low etch recipe transition periods. In one embodiment, a method for etching a film stack having stacked pairs of oxide and nitride layers is described. The method includes transferring a substrate having a film stack formed thereon into a processing chamber, providing a first bias voltage to the substrate, etching an oxide layer of the film stack while providing the first bias voltage to the substrate, providing a second bias voltage to the substrate, the second bias voltage greater than the first bias voltage, and etching a nitride layer of the film stack while providing the second bias voltage to the substrate.