에피택셜 소스 또는 드레인 영역 측면 절연체를 갖는 게이트 올 어라운드 집적 회로 구조물

• Main Authors: MURTHY ANAND S, PATEL PRATIK, HASAN MOHAMMAD, HARAN MOHIT K, GULER LEONARD P, GHANI TAHIR, ABD EL QADER MAKRAM
• Format: Patent
• Language: Korean
• Published: 22.08.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

에피택셜 소스 또는 드레인 영역 측면 절연체 갖는 게이트 올 어라운드 집적 회로 구조물이 설명된다. 예를 들어, 집적 회로 구조물은 나노와이어의 제1 수직 배열과 나노와이어의 제2 수직 배열을 포함한다. 게이트 스택은 나노와이어의 제1 수직 배열과 나노와이어의 제2 수직 배열 위에 있다. 제1 에피택셜 소스 또는 드레인 구조물은 나노와이어의 제1 수직 배열 단부에 있다. 제2 에피택셜 소스 또는 드레인 구조물은 나노와이어의 제2 수직 배열 단부에 있다. 개재 유전체 구조물은 제1 에피택셜 소스 또는 드레인 구조물과 제2 에피택셜 소스 또는 드레인 구조물 중 이웃하는 구조물 들사이에 있다. 개재 유전체 구조물은 게이트 구조물의 최상부 표면과 동일 평면에 있는 최상부 표면을 갖는다. Gate-all-around integrated circuit structures having epitaxial source or drain region lateral isolation are described. For example, an integrated circuit structure includes a first vertical arrangement of nanowires and a second vertical arrangement of nanowires. A gate stack is over the first and second vertical arrangements of nanowires. First epitaxial source or drain structures are at ends of the first vertical arrangement of nanowires. Second epitaxial source or drain structures are at ends of the second vertical arrangement of nanowires. An intervening dielectric structure is between neighboring ones of the first epitaxial source or drain structures and the second epitaxial source or drain structures. The intervening dielectric structure has a top surface co-planar with a top surface of the gate structure.