DEVICE HAVING HYBRID CELL REGIONS AND METHOD OF MANUFACTURING SAME

• Main Authors: GAO JIA HONG, CHENG PO CHIH, CHANG KUANG CHING, CHANG HAN CHUNG BILL, ZHUANG HUI ZHONG
• Format: Patent
• Language: English; Korean
• Published: 20.08.2024
• Subjects: BASIC ELECTRIC ELEMENTS; CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PHYSICS; SEMICONDUCTOR DEVICES

반도체 디바이스의 셀 영역은, 제1 형상 및 대응하여 제1 및 제2 도펀트 타입을 갖는 제1 및 제2 액티브 영역(AR), 제2 형상 및 제2 도펀트 타입을 갖는 제3 AR, 및 제3 형상 및 제1 도펀트 타입을 갖는 제4 AR을 포함하는, 기판 상에 미리 결정된 형상으로 형성된 액티브 영역(AR)을 포함한다. 제1 및 제2 AR은 셀 영역의 제1 구역에 배열된다. 제3 및 제4 AR은 셀 영역의 제2 구역에 배열된다. 제2 구역은 제1 방향[예컨대, Y축(수직 인접 아키텍처) 또는 X축(수평 인접 아키텍처)]에 대해 제1 구역에 인접해 있다. 제1 형상은 제2 형상보다 작다. 제2 형상은 제3 형상보다 작다. A cell region of a semiconductor device includes: active regions (ARs) formed as predetermined shapes on a substrate including first and second ARs having a first shape and correspondingly first and second dopant types, a third AR having a second shape and the second dopant type, and a fourth AR having a third shape and the first dopant type. The first and second ARs are arranged in a first area of the cell region. The third and fourth ARs are arranged in a second area of the cell region. The second area is adjacent to the first area relative to a first direction (e.g., Y-axis (vertical adjacency-architecture) or X-axis (horizontal adjacency-architecture)). The first shape is smaller than the second shape. The second shape is smaller than the third shape.