메모리 신뢰성을 위한 데이터 손상 추적

예컨대, 제한된 신뢰성 특징들을 갖는 메모리 회로들의 콘텍스트에서 메모리 신뢰성을 개선하는 것과 관련된 기법들이 개시된다. 일부 실시예들에서, 메모리 제어기 회로부는 링크 에러 검출을 지원하는 인터페이스를 통해 메모리 회로부와 통신하도록 구성된다. 메모리 제어기 회로부는, 손상 표시자에 기초하여, 메모리 회로부로 하여금 정정불가능한 기입 인터페이스 에러를 검출하게 하는 제1 데이터 블록에 대한 데이터 및 패리티 조합을 송신할 수 있다. 따라서, 위치의 후속 판독들은 정정불가능한 에러 표시를 야기할 수 있다. 이것은 유리하게는, 일부...

Full description

Saved in:
Bibliographic Details
Main Authors MATHEWS GREGORY S, SEMERIA BERNARD J, HUTSELL STEVEN R, CHEN YI CHUN, VASH JAMES, BANSAL KALPANA, NEMATI FARID, NANGIA ERA K, WONG KEVIN C, KUMAR DEREK R
Format Patent
LanguageKorean
Published 16.08.2024
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:예컨대, 제한된 신뢰성 특징들을 갖는 메모리 회로들의 콘텍스트에서 메모리 신뢰성을 개선하는 것과 관련된 기법들이 개시된다. 일부 실시예들에서, 메모리 제어기 회로부는 링크 에러 검출을 지원하는 인터페이스를 통해 메모리 회로부와 통신하도록 구성된다. 메모리 제어기 회로부는, 손상 표시자에 기초하여, 메모리 회로부로 하여금 정정불가능한 기입 인터페이스 에러를 검출하게 하는 제1 데이터 블록에 대한 데이터 및 패리티 조합을 송신할 수 있다. 따라서, 위치의 후속 판독들은 정정불가능한 에러 표시를 야기할 수 있다. 이것은 유리하게는, 일부 실시예들에서, 메모리 회로 또는 메모리 제어기에 의한 표시자의 추가적인 추적을 요구함이 없이, 메모리 제어기 회로부가 메모리 회로에서 정정불가능한 에러로서 손상 표시자를 전파하도록 허용할 수 있다. Techniques are disclosed relating to memory error tracking and logging. In some embodiments, a memory cache controller circuitry is configured to track, using multiple circuit entries, numbers of detected correctable errors associated with multiple respective locations, and in response to detecting a threshold number of correctable errors for a particular location, generate a signal to the one or more processors that identifies the particular location. In some embodiments, the memory cache controller circuitry includes multiple circuit entries for tracking uncorrectable errors.
Bibliography:Application Number: KR20247025870