미세한 입도의 분해 서버 아키텍처

• Main Authors: KARNIK TANAY, NASSIF NEVINE, CHANDWANI NEELAM, SEBOT JULIEN, SWAN JOHANNA M, MUNOZ ROBERT J, MOLNAR CARLETON L, ELSHERBINI ADEL A, LIFF SHAWNA M, PASDAST GERALD S, NIKONOV DMITRI E, BHARATH KRISHNA
• Format: Patent
• Language: Korean
• Published: 12.08.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

제1 층 내의 제1 복수의 집적 회로(IC) 다이; 제1 층과 제3 층 사이의 제2 층 내의 제2 복수의 IC 다이; 및 제3 층 내의 제3 복수의 IC 다이를 포함하는 마이크로전자 조립체가 제공된다. 일부 실시예들에서, 제2 복수의 IC 다이는 행들 및 열들의 어레이 내의 IC 다이들을 포함하고, 제2 복수의 IC 다이 중 각각의 IC 다이는 제1 복수의 IC 다이 중 2개 이상의 IC 다이에 결합되고, 제3 복수의 IC 다이는 제2 복수의 IC 다이 중 인접하는 것들 사이의 전기적 결합을 제공한다. A microelectronic assembly is provided comprising: a first plurality of integrated circuit (IC) dies in a first layer; a second plurality of IC dies in a second layer between the first layer and a third layer; and a third plurality of IC dies in the third layer. In some embodiments, the second plurality of IC dies comprises IC dies in an array of rows and columns, each IC die of the second plurality of IC dies is coupled to more than one IC die of the first plurality of IC dies, and the third plurality of IC dies is to provide electrical coupling between adjacent ones of the second plurality of IC dies.