다상 클록 신호 생성 회로

• Main Authors: POON CHI FUNG, UPADHYAYA PARAG, ZHENG KEVIN, MA SHAOJUN
• Format: Patent
• Language: Korean
• Published: 08.08.2024
• Subjects: AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES; BASIC ELECTRONIC CIRCUITRY; ELECTRICITY

클록 생성 회로는 제1 주입 고정 발진기 회로, 제2 주입 고정 발진기 회로 및 XOR 회로를 갖는 직교 고정 루프 회로를 포함한다. 제1 주입 고정 발진기 회로는 제1 입력 신호와 제2 입력 신호를 수신하고 제1 클록 신호를 출력한다. 제1 입력 신호와 제2 입력 신호는 기준 클록 신호에 대응한다. 제2 주입 고정 발진기 회로는 제1 주입 고정 발진기 회로의 출력에 결합되고, 제1 클록 신호를 수신하고 제2 클록 신호를 생성한다. XOR 회로는 제2 클록 신호를 수신하고 제1 클록 신호, 제2 클록 신호, 제3 클록 신호 및 제4 클록 신호를 생성한다. 제1 클록 신호, 제2 클록 신호, 제3 클록 신호 및 제4 클록 신호의 주파수는 기준 클록 신호의 주파수보다 크다. Clock generation circuitry includes quadrature locked loop circuitry having first injection locked oscillator circuitry, second injection locked oscillator circuitry, and XOR circuitry. The first injection locked oscillator circuitry receives a first input signal and a second input signal and outputs first clock signals. The first input signal and the second input signal correspond to a reference clock signal. The second injection locked oscillator circuitry is coupled to outputs of the first injection locked oscillator circuitry, and receives the first clock signals and generates second clock signals. The XOR circuitry receives the second clock signals and generates a first clock signal, a second clock signal, a third clock signal, and a fourth clock signal. The frequencies of the first clock signal, the second clock signal, the third clock signal, and the fourth clock signal are greater than the frequency of the reference clock signal.