마이크로 동작을 추정적으로 선택하는 다중 사이클 스케줄러

• Main Author: SUGGS DAVID N
• Format: Patent
• Language: Korean
• Published: 08.08.2024
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

프로세서용 다중 사이클 스케줄러는 조기 웨이크 회로부, 후기 웨이크 회로부 및 픽커 회로부를 포함한다. 클럭의 제1 사이클에서, 조기 웨이크 회로부는 일 세트의 준비된 상위 마이크로 동작에 의해 종속성이 충족되는 하위 마이크로 동작을 준비된 것으로 추정적으로 식별한다. 클럭의 제2 사이클에서, 픽커 회로부는 실행 회로부에 발행할 준비가 된 것으로 추정적으로 식별된 하위 마이크로 동작 중 적어도 하나를 선택한다. 또한, 후기 웨이크 회로부는 각각의 상위 마이크로 동작이 실행 회로부에 발행하지 않았다고 판정하는 경우 준비된 것으로 추정적으로 식별된 적어도 하나의 선택된 하위 마이크로 동작을 발행하는 것을 차단한다. A multi-cycle scheduler for a processor includes early wake circuitry, late wake circuitry, and picker circuitry. In a first cycle of a clock, the early wake circuitry speculatively identifies child micro-operations as ready whose dependencies are satisfied by a set of ready parent micro-operations. In a second cycle of the clock, the picker circuitry picks at least one of the child micro-operations identified as ready for issue to execution circuitry. In addition, the late wake circuitry blocks from issue at least one picked child micro-operation speculatively identified as ready upon determining that a respective parent micro-operation did not issue to execution circuitry.