저전력 캐시

캐시는 업스트림 포트, 각각 라인 폭을 갖는 캐시 라인들을 저장하기 위한 캐시 메모리, 및 캐시 제어기를 포함한다. 캐시 제어기는 업스트림 포트와 캐시 메모리에 결합된다. 업스트림 포트는 라인 폭 미만의 전송 폭을 갖는 데이터 워드들을 전송한다. 캐시 라인 채움에 응답하여, 캐시 제어기는 전송 폭을 갖는 데이터 워드들의 시퀀스에 대한 데이터 버스 반전 정보를 선택적으로 결정하고, 캐시 라인 채움에 대해 선택된 반전 데이터 워드들과 함께 데이터 버스 반전 정보를 캐시 메모리에 저장한다. A cache includes an upstre...

Full description

Saved in:
Bibliographic Details
Main Authors WUU JOHN, PATEL CHINTAN S, KALYANASUNDHARAM VYDHYANATHAN
Format Patent
LanguageKorean
Published 05.08.2024
Subjects
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Online AccessGet full text

Cover

More Information
Summary:캐시는 업스트림 포트, 각각 라인 폭을 갖는 캐시 라인들을 저장하기 위한 캐시 메모리, 및 캐시 제어기를 포함한다. 캐시 제어기는 업스트림 포트와 캐시 메모리에 결합된다. 업스트림 포트는 라인 폭 미만의 전송 폭을 갖는 데이터 워드들을 전송한다. 캐시 라인 채움에 응답하여, 캐시 제어기는 전송 폭을 갖는 데이터 워드들의 시퀀스에 대한 데이터 버스 반전 정보를 선택적으로 결정하고, 캐시 라인 채움에 대해 선택된 반전 데이터 워드들과 함께 데이터 버스 반전 정보를 캐시 메모리에 저장한다. A cache includes an upstream port, a cache memory for storing cache lines each having a line width, and a cache controller. The cache controller is coupled to the upstream port and the cache memory. The upstream port transfers data words having a transfer width less than the line width. In response to a cache line fill, the cache controller selectively determines data bus inversion information for a sequence of data words having the transfer width, and stores the data bus inversion information along with selected inverted data words for the cache line fill in the cache memory.
Bibliography:Application Number: KR20247024256