3 3D-STACKED TRANSISTOR DEVICE WITH BARRIER LAYER BETWEEN UPPER GATE STRUCTURE AND LOWER GATE STRUCTURE

단일 기판 상에 복수의 3DSFET들을 포함하는 3차원 적층 전계 효과 트랜지스터(three-dimensionally-stacked field-effect transistor, 3DSFET)을 제공하며, 각각의 3DSFET는 제1 게이트 구조물로 둘러싸인 제1 채널 구조물 및 상기 제1 채널 구조물 상에 제공되며 제2 게이트 구조물로 둘러싸인 제2 채널 구조물을 포함하되, 상기 3DSFET들 중 적어도 하나에서, 상기 제1 게이트 구조물은 탄탈륨을 포함하는 유전 물질을 포함하는 배리어층을 통해 상기 제2 게이트 구조물로부터 분리된다...

Full description

Saved in:
Bibliographic Details
Main Authors BAEK, JAE JIK, SEO KANG-ILL, YUN SEUNGCHAN
Format Patent
LanguageEnglish
Korean
Published 25.07.2024
Subjects
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online AccessGet full text

Cover

More Information
Summary:단일 기판 상에 복수의 3DSFET들을 포함하는 3차원 적층 전계 효과 트랜지스터(three-dimensionally-stacked field-effect transistor, 3DSFET)을 제공하며, 각각의 3DSFET는 제1 게이트 구조물로 둘러싸인 제1 채널 구조물 및 상기 제1 채널 구조물 상에 제공되며 제2 게이트 구조물로 둘러싸인 제2 채널 구조물을 포함하되, 상기 3DSFET들 중 적어도 하나에서, 상기 제1 게이트 구조물은 탄탈륨을 포함하는 유전 물질을 포함하는 배리어층을 통해 상기 제2 게이트 구조물로부터 분리된다. Provided is a three-dimensionally-stacked field-effect transistor, 3DSFET, device including a plurality of 3DSFET structures on a single substrate, wherein each of the 3DSFET structures includes: a 1st channel structure surrounded by a 1st gate structure; and a 2nd channel structure surrounded by a 2nd gate structure, the 2nd channel structure provided on the 1st channel structure, and wherein, in at least one of the 3DSFETs, the 1st gate structure is isolated from the 2nd gate structure through a barrier layer including a dielectric material comprising tantalum.
Bibliography:Application Number: KR20240008323