MEMORY DEVICE AND OPERATING METHOD THEREOF
메모리 장치 및 이의 동작 방법이 개시된다. 본 개시의 예시적 실시예에 따른 메모리 장치는, 복수의 워드라인들 및 복수의 비트라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 온도에 따라 가변하는 제1 전압, 온도와 무관하게 일정한 제2 전압 및 복수의 워드라인들 및 복수의 비트라인들 중 적어도 하나의 라인들에 인가되는 제1 기준 전압을 출력하도록 구성된 전압 생성기, 및 제1 전압 및 제2 전압을 기초로 보상 오프셋 전압을 생성하고, 제1 기준 전압 및 보상 오프셋 전압에 기초하여 제2 기준 전압을 출력하도록 구성...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English Korean |
Published |
25.07.2024
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | 메모리 장치 및 이의 동작 방법이 개시된다. 본 개시의 예시적 실시예에 따른 메모리 장치는, 복수의 워드라인들 및 복수의 비트라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 온도에 따라 가변하는 제1 전압, 온도와 무관하게 일정한 제2 전압 및 복수의 워드라인들 및 복수의 비트라인들 중 적어도 하나의 라인들에 인가되는 제1 기준 전압을 출력하도록 구성된 전압 생성기, 및 제1 전압 및 제2 전압을 기초로 보상 오프셋 전압을 생성하고, 제1 기준 전압 및 보상 오프셋 전압에 기초하여 제2 기준 전압을 출력하도록 구성된 온도 보상 회로를 포함한다.
A memory device includes a memory cell array including a plurality of memory cells connected to a plurality of word lines and a plurality of bit lines, a voltage generator configured to output a first voltage that varies according to temperature of the memory device, a second voltage that is constant regardless of the temperature, and a first reference voltage applied to at least one line among the plurality of word lines and the plurality of bit lines, and a temperature compensation circuit configured to generate a compensation offset voltage based on the first voltage and the second voltage, and output a second reference voltage based on the first reference voltage and the compensation offset voltage. |
---|---|
Bibliography: | Application Number: KR20230007461 |