CIRCUIT BOARD

• Main Author: YOO HO DOL
• Format: Patent
• Language: English; Korean
• Published: 22.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS; PRINTED CIRCUITS; SEMICONDUCTOR DEVICES

실시 예에 따른 회로 기판은 수직 방향을 따라 적층된 복수의 절연층; 상기 복수의 절연층 상에 배치되고, 제1 관통홀을 포함한 제1 보호층; 및 상기 제1 관통홀의 내측에 상기 제1 보호층과 이격되어 배치되고, 복수의 제2 관통홀을 포함한 제2 보호층을 포함하고, 상기 제2 보호층은 상기 복수의 제2 관통홀을 각각 형성한 복수의 내측면, 및 상기 복수의 내측면을 둘러싸는 외측면을 포함하고, 상기 제1 보호층의 내측면과 상기 제2 보호층의 외측면은 서로 마주보는 일면을 각각 포함하고, 상기 제1 보호층의 일면과 상기 제2 보호층의 일면 사이의 이격 영역은 제1 수평 방향의 폭이 상기 제1 수평 방향과 수직한 제2 수평 방향을 따라 서로 다른 복수의 이격 거리를 갖는 제1 이격 영역을 포함하고, 상기 제1 보호층은 제1 두께를 갖는 제1 영역, 및 상기 제1 두께보다 작은 제2 두께를 갖고 상기 제1 이격 영역과 상기 제1 보호층의 제1 영역 사이에 배치된 제2 영역을 포함한다. A semiconductor package according to an embodiment comprises: an insulating layer; an electrode part disposed on the insulating layer; and a protective layer disposed on the electrode part, wherein the protective layer includes a first area provided at the circumference of the upper surface of the protective layer and a second area other than the first area, and a stepped portion is provided between the upper surface of the first area and the upper surface of the second area.