정확한 결함 위치 보고를 개선하기 위한 패널 설계

• Main Authors: CHEN NAI WEI, LEE GWAN SUB, CHEN YUEH NAN, LEE JONGHO, LAI CHIH CHANG
• Format: Patent
• Language: Korean
• Published: 19.07.2024
• Subjects: ADVERTISING; ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICESUSING STATIC MEANS TO PRESENT VARIABLE INFORMATION; CALCULATING; COMPUTING; COUNTING; CRYPTOGRAPHY; DISPLAY; EDUCATION; IMAGE DATA PROCESSING OR GENERATION, IN GENERAL; PHYSICS; SEALS

어레이 체커(array checker; AC)가 설명된다. 어레이 체커는 방법을 구현하도록 구성된 소프트웨어를 포함할 수 있다. 방법을 구현함으로써, 어레이 체커는 결함의 위치를 검출하고, 그런 다음 결함에서의 시프트를 보상할 수 있다. 특히, 방법은 패널에서 하나 이상의 참조 라인을 생성하는 단계를 포함할 수 있다. 참조 라인은 패널의 이미지를 생성하기 전에 알려진 위치를 포함할 수 있다. 이어서, 어레이 체커는 패널의 이미지를 캡처할 수 있다. 이미지는 전압 이미징에 의해 캡처될 수 있다. 이미지는 결함 및 하나 이상의 참조 라인을 포함할 수 있다. 이어서, 방법은 알려진 위치로부터 참조 라인의 오프셋을 계산하는 단계를 포함할 수 있다. 이어서, 오프셋은 결함에서의 시프트를 보상하기 위해 결함 위치에 적용될 수 있다. An array checker (AC) is described. The array checker may include software configured to implement a method. By implementing the method, the array checker may detect a location of a defect and then compensate for a shift in the defect. In particular, the method may include generating one or more reference lines in a panel. The reference lines may include a location which is known prior to generating an image of the panel. The array checker may then capture an image of the panel. The image may be captured by voltage imaging. The image may include the defect and the one or more reference lines. The method may then include calculating an offset of the reference line from the known location. The offset may then be applied to the defect location for compensating the shift in the defect.