semiconductor package

• Main Authors: KIM TAEHWAN, LEE SHLE GE, RYU SEUNGGEOL
• Format: Patent
• Language: English; Korean
• Published: 11.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명의 실시예에 따른 반도체 패키지는 제1 기판, 상기 제1 기판 상에 실장되는 제1 반도체 칩, 및 상기 제1 반도체 칩 상의 제2 기판을 포함하는 제1 패키지, 상기 제1 패키지는 평면적 관점에서 중심 영역, 상기 중심 영역을 둘러싸는 제1 외곽 영역, 및 상기 제1 외곽 영역을 둘러싸는 제2 외곽 영역을 갖고, 상기 제1 패키지 상에서 상기 중심 영역 및 제2 외곽 영역에 배치되는 더미 볼들, 상기 제1 패키지 상에서 상기 제1 외곽 영역에 배치되는 연결 단자들, 및 상기 더미 볼들 및 상기 연결 단자들 상에 배치되는 제2 기판 및 상기 제2 기판 상에 실장되는 제2 반도체 칩을 포함하는 제2 패키지를 포함할 수 있다. 상기 더미 볼들은 상기 제2 기판에 접촉하되, 상기 제3 기판과 이격되고, 상기 연결 단자들은 상기 제2 기판 및 상기 제3 기판에 접속될 수 있다. A semiconductor package may include a first package including a first substrate, a first semiconductor chip mounted on the first substrate, and a second substrate on the first semiconductor chip, the first package having a center region, a first edge region surrounding the center region, and a second edge region surrounding the first edge region in a plan view, dummy balls disposed on the center region and the second edge region of the first package, connection terminals disposed on the first edge region of the first package, and a second package including a third substrate disposed on the dummy balls and the connection terminals and a second semiconductor chip mounted on the third substrate. The dummy balls may be in contact with the second substrate and may be spaced apart from the third substrate, and the connection terminals may be coupled to the second and third substrates.