SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD OF THE SAME

• Main Authors: SHIM JIHYE, LEE JIYOUNG, PARK JUNHYEONG
• Format: Patent
• Language: English; Korean
• Published: 10.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 발명 개념의 일부 실시예들에 따른 반도체 패키지는 도전 패턴을 포함하는 제1 구조체; 상기 제1 구조체와 이격되는 제2 구조체; 상기 제1 구조체 및 상기 제2 구조체 사이에 배치되며, 상기 제1 구조체 및 상기 제2 구조체를 전기적으로 연결하는 필라 구조체; 및 상기 제1 구조체 및 상기 제2 구조체 사이에 배치되는 반도체 칩을 포함한다. 상기 필라 구조체는 상기 도전 패턴 상의 내측 필라 및 상기 내측 필라를 둘러싸는 외측 필라를 포함한다. 상기 외측 필라는 상기 내측 필라의 측벽 및 상면에 접한다. Disclosed are semiconductor packages and their fabrication methods. The semiconductor package comprises a first structure that includes a conductive pattern, a second structure spaced apart from the first structure, a pillar structure between the first structure and the second structure and electrically connecting the first structure to the second structure, and a semiconductor chip between the first structure and the second structure. The pillar structure includes an inner pillar on the conductive pattern and an outer pillar that surrounds the inner pillar. The outer pillar is in contact with a sidewall and a top surface of the inner pillar.