Thin Film Transistor array substrate including oxide semiconductor pattern and Display device including thereof

• Main Authors: JEONG DUK YOUNG, PARK WON HOON
• Format: Patent
• Language: English; Korean
• Published: 09.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

본 개시는 산화물 반도체 패턴을 포함하는 박막 트랜지스터 어레이 기판에 관한 것으로, 표시 영역과 표시 영역 주변에 배치되는 비 표시 영역을 포함하는 기판; 표시 영역에 배치되는 복수의 화소; 및 화소 내에 배치되는 제1 박막 트랜지스터를 포함하고, 제1 박막 트랜지스터는 제1 산화물 반도체 패턴; 제1 산화물 반도체 패턴과 중첩하는 제1 게이트 전극; 제1 산화물 반도체 패턴을 사이에 두고 상기 제1 게이트 전극과 대향하는 제1 하부 도전 패턴; 제1 산화물 반도체 패턴과 각각 연결되는 제1 소스 전극 및 제1 드레인 전극 및; 제1 산화물 반도체 패턴과 제1 하부 도전 패턴 사이에 배치되는 전기장 차폐 패턴을 포함함으로써, 스위칭 박막 트랜지스터가 고속 동작 하는 동안 열화되는 것을 방지할 수 있다. A thin film transistor array substrate according to the present disclosure includes a substrate including a display area and a non-display area around the display area, a plurality of pixels in the display area, a first thin film transistor disposed in each pixel, wherein the first thin film transistor includes a first oxide semiconductor pattern, a first gate electrode overlapped with the first oxide semiconductor pattern, a first lower conductive pattern facing the first gate electrode with the first oxide semiconductor pattern interposed therebetween, a first source electrode and a first drain electrode connected to the first oxide semiconductor patter, respectively, and an electric field shielding pattern between the first oxide semiconductor pattern and the first lower conductive pattern.