PVT MEMORY DEVICE AND THE METHOD FOR SEARCHING OPTIMUM CALIBRATION CODE CORRESPONDING TO CURRENT PVT USING LOOK-UP TABLE

• Main Author: BANG JONG MIN
• Format: Patent
• Language: English; Korean
• Published: 08.07.2024
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; INFORMATION STORAGE; PHYSICS; STATIC STORES; TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHICCOMMUNICATION

본 개시의 기술적 사상에 따른 메모리 장치는, 온도 센서로부터 기온 데이터를 획득하고, MRW 모듈로부터 스펙 전압 데이터를 획득하고, 획득한 기온 데이터 및 스펙 전압 데이터에 대응하는 캘리브레이션 코드를 저장된 룩업 테이블(look-up table)에 기초하여 결정하고, 결정한 캘리브레이션 코드에 대한 정보를 포함하는 코드 데이터를 코드 생성기로 전송하는 T2C(temperature to code) 컨버터, 상기 T2C 컨버터로부터 수신한 코드 데이터에 기초하여 생성한 캘리브레이션 코드를 풀-다운/업 세트 회로로 전송하는 코드 생성기, 상기 코드 생성기로부터 수신한 캘리브레이션 코드에 대응하도록 복수의 트랜지스터의 개폐를 결정하여 풀-다운/업 임피던스를 형성하는 풀-다운/업 세트 회로, 상기 풀-다운/업 임피던스 및 온-다이 터미네이션(On-Die Termination; ODT) 회로의 임피던스에 따라 결정되는 제1 입력 전압 및 전압 생성기에서 생성된 제2 입력 전압의 크기를 비교하고, 전압 비교 결과에 기초하여 상기 캘리브레이션 코드 변경 신호를 상기 코드 생성기로 전송하는 비교기를 포함할 수 있다. Provided is a memory device including a temperature to code (T2C) converter configured to obtain temperature data, to obtain specification voltage data, to determine a calibration code corresponding to the obtained temperature and specification voltage data, and configured to transmit information about the determined calibration code to a code generator, the code generator configured to transmit the generated calibration code to a pull-down/up set circuit, the pull-down/up set circuit configured to determine opening and closing of a plurality of transistors to correspond to the calibration code received from the code generator, and configured to form a pull-down/up impedance, and a comparator configured to compare a magnitude of a first input voltage and the impedance of an on-die termination (ODT) circuit with a magnitude of a second input voltage and configured to transmit a calibration code change signal to the code generator based on a result of the voltage comparison.