SEMICONDUCTOR PACKAGES AND METHOD FOR FABRICATING THE SAME

• Main Authors: HWANG INHYO, KIM DAE WOO, KIM YOUNG LYONG, CHUNG HYUNSOO
• Format: Patent
• Language: English; Korean
• Published: 08.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

일 실시예에 따른 반도체 패키지는, 서로 나란히(side by side) 배치되는, 하나 이상의 제1 칩렛 및 하나 이상의 제2 칩렛 - 상기 제1 칩렛 및 상기 제2 칩렛은 각각, 활성면 및 상기 활성면의 반대측인 후면을 포함하는 기판; 및 상기 기판의 후면 아래의 후면 배전 네트워크(Back Side Power Distribution Network; BSPDN)를 포함함 -; 하나 이상의 제3 칩렛 - 상기 제3 칩렛은 상기 하나 이상의 제1 칩렛 및 상기 하나 이상의 제2 칩렛 위에서 상기 하나 이상의 제1 칩렛 및 상기 하나 이상의 제2 칩렛, 중 하나와 이웃하는 상기 하나 이상의 제1 칩렛 및 상기 하나 이상의 제2 칩렛, 중 하나를 전기적으로 커플링함 -; 및 상기 하나 이상의 제3 칩렛과 나란히 배치되는, 하나 이상의 제4 칩렛 및 하나 이상의 제5 칩렛을 포함할 수 있다. A semiconductor package according to at least one embodiment may include: a first chiplet and a second chiplet disposed side by side with each other, wherein each of the first chiplet and the second comprises a substrate including an active side and a back side opposite to the active side; a back side power distribution network (BSPDN) in the back side of the substrate; and a third chiplet electrically coupling the first chiplet and the second chiplet to each other above the first chiplet and the second chiplet; and a fourth chiplet and a fifth chiplet disposed side by side with the third chiplet.