SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE

• Main Author: CHO KYONG SOON
• Format: Patent
• Language: English; Korean
• Published: 05.07.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

반도체 패키지는, 복수 개의 관통 개구들을 갖는 실리콘 기판, 및 서로 반대하는 제1 면 및 제2 면을 가지며 상기 제2 면이 상기 실리콘 기판을 향하도록 구비되고, 제1 패드 영역 및 제2 패드 영역을 갖는 재배선층을 포함하고, 상기 재배선층은, 상기 제1 패드 영역 상에서 상기 제1 면으로 노출되도록 구비되는 복수 개의 본딩 패드들, 상기 제2 패드 영역 상에서 상기 제1 면으로 노출되도록 구비되는 복수 개의 검사 패드들, 상기 제2 패드 영역 상에서 상기 제2 면에 구비되고, 상기 복수 개의 관통 개구들 각각을 향하여 노출되는 복수 개의 랜딩 패드들, 및 상기 본딩 패드들 및 상기 관통 비아들에 전기적으로 연결되는 재배선들을 포함한다. A semiconductor package includes a silicon substrate including a plurality of through openings, and a redistribution wiring layer including a first surface and a second surface opposite the first surface, the second surface facing the silicon substrate, the redistribution wiring layer including a first pad area and a second pad area. The redistribution wiring layer includes a plurality of bonding pads on the first pad area at the first surface, a plurality of test pads on the second pad area at the first surface, a plurality of landing pads on the second pad area at the second surface, the plurality of landing pads in communication with the plurality of through openings, respectively, and a plurality of redistribution wires electrically connected to the plurality of bonding pads and the plurality of landing pads.