INVERTER WITH OUTPUT DISTORTION COMPENSATION

본 발명은 출력 왜곡 보상 기능이 구비된 인버터에 관한 것으로, 소오스가 제1 전압에 연결되고, 게이트에 제1 입력신호가 입력되는 PMOS 트랜지스터, 소오스가 제2 전압에 연결되고, 게이트에 제2 입력신호가 입력되며, 드레인에 상기 PMOS 트랜지스터의 드레인이 연결되어 출력단을 형성하는 NMOS 트랜지스터, 상기 제1 입력신호와 상기 제2 입력신호를 입력받아 2개의 입력신호 사이의 위상 불일치를 검출하는 검출부 및 상기 검출부의 검출 결과에 따라 상기 제1 입력신호 및 상기 제2 입력신호 중 적어도 하나의 지연 정도를 조절하여...

Full description

Saved in:
Bibliographic Details
Main Author SHIN, SOO HWAN
Format Patent
LanguageEnglish
Korean
Published 28.06.2024
Subjects
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
Online AccessGet full text

Cover

More Information
Summary:본 발명은 출력 왜곡 보상 기능이 구비된 인버터에 관한 것으로, 소오스가 제1 전압에 연결되고, 게이트에 제1 입력신호가 입력되는 PMOS 트랜지스터, 소오스가 제2 전압에 연결되고, 게이트에 제2 입력신호가 입력되며, 드레인에 상기 PMOS 트랜지스터의 드레인이 연결되어 출력단을 형성하는 NMOS 트랜지스터, 상기 제1 입력신호와 상기 제2 입력신호를 입력받아 2개의 입력신호 사이의 위상 불일치를 검출하는 검출부 및 상기 검출부의 검출 결과에 따라 상기 제1 입력신호 및 상기 제2 입력신호 중 적어도 하나의 지연 정도를 조절하여 상기 2개의 입력신호 사이의 위상차를 감소시키는 지연부를 포함하는 것을 특징으로 한다.
Bibliography:Application Number: KR20220180009