3 3D Semiconductor Device

• Main Authors: CHOI JAE SEUNG, KIM BYUNG SU
• Format: Patent
• Language: English; Korean
• Published: 27.06.2024
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

3차원 반도체 장치가 제공된다. 상기 반도체 장치는 제1 다이 및 상기 제1 다이 상에 적층된 제2 다이를 포함하고, 상기 제1 다이는 제1 상면에 배치되는 복수의 제1 마이크로범프, 상기 복수의 제1 마이크로범프에 각각 대면하는 위치에 배치되는 복수의 제1 매크로메탈패드, 각 일단이 상기 복수의 제1 매크로메탈패드 아래에 서로 독립적으로 배치되는 복수의 제1 라우팅 메탈을 포함하는 제1 라우팅배선층, 상기 복수의 제1 라우팅 메탈 각 타단 아래 수직으로 연장되게 배치되어, 일단이 상기 제1 라우팅 메탈 각각과 전기적으로 연결되는 복수의 TSV(Through Silicon Via), 상기 복수의 TSV의 타단 아래에, 제1 킵아웃존 번들영역 내에 배치되는 복수의 제1 마이크로메탈패드를 포함하고, 상기 제1 킵아웃존 번들영역의 면적은 상기 복수의 제1 매크로메탈패드의 킵아웃존 전체면적보다 작다. A semiconductor device includes a first die including a plurality of first micro bumps on a first upper face of the first die, a plurality of first macro metal pads at positions respectively corresponding to the plurality of first micro bumps, a first routing wiring layer comprising a plurality of first routing metals, where a first end of each of the plurality of first routing metals is respectively under the plurality of first macro metal pads, a plurality of through silicon vias (TSVs), where first ends of the plurality of TSVs are respectively connected to second ends of the plurality of first routing metals, and where each of the plurality of TSVs extends downward from the respective second ends of the plurality of first routing metals, a first plurality of keep-out zones including a first keep-out zone bundle region, and a plurality of first micro metal pads.