Flip-flop circuit with pulsed latch structure

본 발명의 제1 특징에 따른 펄스드 래치(pulsed latch) 구조의 플립플롭 회로는, 차동 펄스드 래치 구조부; 및 다이나믹 XOR 구조부;를 포함하고, 상기 차동 펄스드 래치 구조부는 듀얼 브릿지 구조를 추가적으로 포함하고, 클럭 트랜지스터를 공유하는 것을 특징으로 한다. 이에 따라, 출력신호의 풀다운이 먼저 수행되어 출력값 변경이 이루어져 저전압에서 안정적인 동작이 가능하다....

Full description

Saved in:
Bibliographic Details
Main Authors SHIN GICHEOL, KIM JONGMIN, LEE YOONMYUNG
Format Patent
LanguageEnglish
Korean
Published 12.06.2024
Subjects
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
Online AccessGet full text

Cover

More Information
Summary:본 발명의 제1 특징에 따른 펄스드 래치(pulsed latch) 구조의 플립플롭 회로는, 차동 펄스드 래치 구조부; 및 다이나믹 XOR 구조부;를 포함하고, 상기 차동 펄스드 래치 구조부는 듀얼 브릿지 구조를 추가적으로 포함하고, 클럭 트랜지스터를 공유하는 것을 특징으로 한다. 이에 따라, 출력신호의 풀다운이 먼저 수행되어 출력값 변경이 이루어져 저전압에서 안정적인 동작이 가능하다.
Bibliography:Application Number: KR20220167454