SEMICONDUCTOR DEVICES

• Main Authors: KIM YOUNG JUN, AHN JUN HYEOK, KIM HYO SUB
• Format: Patent
• Language: English; Korean
• Published: 11.06.2024
• Subjects: ELECTRICITY

반도체 장치는, 기판 상에 형성된 액티브 패턴; 상기 액티브 패턴 상부에 매립된 게이트 구조물; 상기 액티브 패턴 상에 형성되는 비트 라인 구조물; 상기 비트 라인 구조물의 하부 측벽에 형성된 하부 스페이서 구조물; 상기 하부 스페이서 구조물 상에 형성되며, 상기 비트 라인 구조물의 상부 측벽에 접촉하는 상부 스페이서 구조물; 상기 비트 라인 구조물에 인접한 상기 액티브 패턴 상에 형성된 콘택 플러그 구조물; 및 상기 콘택 플러그 구조물 상에 형성된 커패시터를 포함하며, 상기 하부 스페이서 구조물은 상기 비트 라인 구조물의 하부 측벽으로부터 상기 기판의 상면에 평행한 수평 방향으로 순차적으로 적층된 제1 내지 제3 하부 스페이서들을 포함하고, 상기 제1 하부 스페이서는 제1 금속의 산화물을 포함하고, 상기 제2 하부 스페이서는 상기 제1 금속과 다른 제2 금속의 산화물을 포함하며, 제3 하부 스페이서는 질화물을 포함할 수 있다. The semiconductor device includes an active pattern; a gate structure in an upper portion of the active pattern; a bit line structure on the active pattern, the bit line structure including a first metal; a first spacer on a sidewall of the bit line structure, the first spacer including an oxide of a second metal that has an ionization energy smaller than that of the first metal; a second spacer on an outer sidewall of the first spacer, the second spacer including an oxide of a third metal; a third spacer on a lower portion of an outer sidewall of the second spacer, the third spacer including a nitride; a fourth spacer on an upper portion of the outer sidewall of the second spacer and the third spacer; a fifth spacer and a sixth spacer sequentially stacked in a horizontal direction from an outer sidewall of the fourth spacer.